x86/ARM怕吗？第三大CPU架构大改进：效率更高了

作为冲击x86/ARM的怕第第三大CPU架构RISC-V，其正在得到更多厂商的大C大改追捧，所以更好的架构进效去完善它是非常有必要的。

RISC-V国际组织宣布了2022年的率更首批四项规格和扩展的批准--RISC-V高效跟踪（E-Trace）、RISC-V主管二进制接口（SBI）、怕第RISC-V统一可扩展固件接口（UEFI）规格，大C大改以及RISC-V Zmmul纯乘法扩展。架构进效

“这些新规范加速了嵌入式和大型系统的率更设计，”RISC-V的怕第首席技术官Mark Himelstein说。“调试是大C大改芯片上最难做的事情之一，RISC-V的架构进效E-Trace创造了一种标准的处理器跟踪方式，效率极高，率更在嵌入式系统设计中特别有用。怕第”

RISC-V UEFI协议将现有的大C大改UEFI标准引入RISC-V平台。该规范的架构进效开发和批准由Ventana Micro的Sunil V L和VRULL GmbH的Philipp ToMSIch领导，工作在特权软件技术工作组进行。

对此，专家表示，对于许多微控制器应用来说，除法操作的频率太低，不足以证明除法器硬件的成本，RISC-V Zmmul扩展将特别有利于简单的FPGA软核。

(责任编辑：探索)